Quartus Prime推出了該軟件的下载新特最新版16.1 ，在新版中 ， 最該軟件鋪開了大量的别版功能優化 ，從引擎到設計工具，下载新特16.1都有相關的 最改進，該軟件具有數百萬個邏輯編輯單元器，别版红手指脚本辅助工具開發至今 ，下载新特已經越來越強大了 ， 最其開發程序擁有絕對領先的别版技術 ，為設計人員帶來了最佳的下载新特扶植 ，完全能夠滿足各行業的 最設計要求 ，新版中利用新的别版算法工具 ，是下载新特軟件的擴展性能更加穩定 ，通過與第三方的 最設計程序結合使用 ，能夠提供可編輯器的别版阴阳师游戏插件設計性能，新版發布了三個版本 ，專業版 、精簡版、標準版 ，您可以根據自己的設計領域選擇使用 ！
提供捕獲和顯示實時信號行為的係統級調試工具
讓您能夠觀察係統設計中硬件與軟件之間的交互
擁穿著最大數量的通道 、樣本深度及任何嵌入式邏輯分析器的時鍾速度
讓您加強對數據采樣和顯示的控製
展示圖形界麵的特點
提供靈活的係統級調試工具，扶植設計師於設計在 FPGA 中全速運行時快速和高效調試其設計。
向係統發送讀寫係統級事務 ，扶植隔離和確定尷尬
快速檢查係統時鍾和監測複位狀態
讓您能夠使用圖形元素（如按鈕 、表盤和圖表）創建自定義驗證或演示工具
執行初始編譯
如果你從來沒有編譯過你的設計 ，或者你沒有一個.sdc文件 ，你想要要使用TimeQuest分析器以交互方式創建一個 ，必須編譯你的阴阳师封号設計在指定時序約束之前創建初始設計數據庫。 您可以執行分析和綜合以創建後映射數據庫 ，或執行完全編譯以創建一個適配後數據庫。 創建後映射數據庫更快比擬合後數據庫 ，並且足以創建初始時序約束 。 的您創建的數據庫類型決定了裸露的定時網表的類型TimeQuest分析儀; 如果你執行分析和綜合或一個後映射網表如果您執行完全編譯後適配網表 。
驗證時間
TimeQuest分析器檢查設計中的時序路徑，計算沿著每個路徑的傳播延遲 ，檢查定時約束違反，以及報告定時結果為正鬆弛或負鬆弛 。 負鬆弛指示a定時違例。 如果沿時間路徑遇到衝突 ，請使用時序報告來分析您的設計 ，並確定如何最佳地優化您的設計 。 如果您修改，阴阳师辅助刪除或增補約束，則應再次執行完全編譯 。此迭代過程有助於解決設計中的時序違規尷尬。
Tcl命令鋪開約束和分析
您可以使用Quartus II軟件Tcl應用程序中的Tcl命令編程接口（API）來限製 ，分析和收集信息設計 。本節重點介紹使用Tcl命令執行時序分析任務;但是 ，您可以在TimeQuest分析儀中執行許多相同的功能GUI 。 SDC命令是用於約束設計的Tcl命令 。 SDC擴展命令提供附加的約束計劃 ，並且特定於TimeQuest分析儀 。附加的TimeQuest分析儀命令可用於控製時間分析和報告
集合命令
TimeQuest分析器Tcl命令通常返回端口 ，引腳 ，單元或節點名稱數據集稱為集合 。在你的阴阳师脚本聚怪怎么用Tcl腳本中 ，你可以迭代的值集合來分析或修改設計中的約束 。TimeQuest分析器擁穿著輕易訪問的收集命令端口 ，引腳，單元或節點 。使用具有任何有效的集合命令約束或TimeQuest分析器中指定的Tcl命令
創建基本時鍾
基本時鍾是器件的主要輸入時鍾 。 與來自PLL的時鍾不同在器件中裸露，基本時鍾由片外振蕩器或從外部設備轉發。 首先定義基本時鍾，因為裸露時鍾和其他約束通常引用基本時鍾 。要為來自任何寄存器 ，端口或引腳的信號創建時鍾置，請使用create_clock命令 。 您可以創建具有唯一特性的每個時鍾 。
推薦流量
Quartus II TimeQuest分析器對時序鋪開約束驗證驗證作為編譯流程的一部分 。 推薦使用圖7-1設計流程以最大限度地發揮TimeQuest分析儀的優勢
SDC文件優先級
Fitter和TimeQuest分析器按照您在中指定的順序籌備.sdc文件Quartus II設置文件（.qsf） 。 您可以指定要籌備的文件及其順序從“作業”菜單籌備。 單擊設置，然後單擊TimeQuest時間分析儀 。 並在SDC文件中指定要包括在項目中的籌備順序框 。如果.qsf中沒有列出.sdc文件 ，Quartus II軟件會碰見名為.sdc的文件<當前版本> .sdc在項目目錄中 。 .sdc也可以從a增補Quartus II IP文件（.qip）包含在.qsf中 。
使用Quartus II文本編輯器的約束文件
要在Quartus II文本編輯器中插入約束 ，請按照下列步驟操作 ：
1.在文件菜單上 ，單擊新建 。
2.在新建會談框中 ，從中選擇Synopsys設計約束文件類型
其他文件組 。 單擊“確定” 。
3.單擊文本編輯器菜單上的插入模板按鈕 ，或，右鍵單擊
在Quartus II文本編輯器中輸入空白.sdc文件，然後單擊“插入模板” 。
4.在“插入模板”會談框中 ，鋪開TimeQuest部分，然後鋪開
SDC命令部分 。
5.鋪開命令類別 ，例如 ，“時鍾” 。
6.選擇命令。 SDC約束將顯示在“預覽”窗格中。
7.單擊“插入”將SDC約束粘貼到在步驟2中創建的空白.sdc中 。
8.根據需要對其他約束重複 ，或單擊隔絕以隔絕插入
通配符
要對設計中的許多節點應用約束 ，請使用“*”和“ ？”通配符字符 。 “*”通配符匹配任何字符串; “ ？”通配符匹配任何單個字符 。如果對節點reg *鋪開賦值 ，TimeQuest分析器將碰見和將分配應用於與任何數字匹配的前綴reg的所有設計節點的以下字符 ，例如reg ，reg1 ，reg [2] ，regbank和reg12bank 。如果對指定為reg？的節點鋪開分配 ，則TimeQuest分析器碰見並將分配應用於與前綴reg和匹配的所有設計節點任何單個字符跟隨; 例如 ，reg1 ，rega和reg4
您可以使用set_input_delay命令指定外部輸入延遲要求。 使用-clock選項引用虛擬時鍾 。 使用虛擬時允許TimeQuest分析器正確導出時鍾的時鍾不確定性和內部塊傳輸 。 虛擬時鍾定義輸入的打開時鍾港口 。 TimeQuest分析儀自動確定其中的鎖存時鍾設備捕獲輸入數據 ，因為設備中的所有時鍾都已定義 。圖7-10顯示了引用虛擬時鍾的輸入延遲的示例 。
在這個例子中 ，源時鍾具有10ns的周期 ，但是一組寄存器是通過切換時鍾使能 ，因此它們隻在其他周期切換 。 因為他們被喂通過10 ns時鍾 ，TimeQuest分析儀報告10 ns的設置和0 ns的保持 ，然而 ，由於數據每隔一個周期傳輸 ，所以關係該是分析 ，就好像時鍾在20 ns操作 ，這將導致一個設置20 ns ，而保持時間保持為0 ns ，實質上是延長時間窗口數據可以被識別 。
(责任编辑：熱門輔助)
